本文設(shè)計(jì)的誤差放大器為帶共源共柵電流鏡負(fù)載的共源共柵差分運(yùn)算跨導(dǎo)放大器。它應(yīng)用在一款超低功耗的LDO線性穩(wěn)壓器中，采用共源共柵差分結(jié)構(gòu)，提高了 PSRR，低頻達(dá)到119dB。同時(shí)，該放大器具有高共模抑制比(CMRR)，低頻達(dá)到106dB，靜態(tài)電流不超過0.62μA。

　　OTA的設(shè)計(jì)與仿真

　　PSRR定義為輸入端到輸出端的電壓增益與電源到輸出端的電壓增益之比，即

　　　Gm(s)和Gmp(s)分別是輸入端到輸出端、電源到輸出端之間的跨導(dǎo)。在LDO線性穩(wěn)壓器中，只有VDD一個(gè)低壓電壓源供電，因此，這里只討論VDD的PSRR。

　　電流鏡負(fù)載放大器是LDO線性穩(wěn)壓器中誤差放大器的基本結(jié)構(gòu)，如圖1所示。VDD通過M3、M4，為輸出端引入一個(gè)電流(go4+sCp4)VDD，通過M3、M1、M2，為輸出端引入一個(gè)電流(go1+sCp1)VDD，則

　　式中，go為輸出導(dǎo)納，Cp=CGD+CDB。

　　圖1　基本電流鏡負(fù)載差分電路

　　對(duì)這種結(jié)構(gòu)的放大器的PSRR進(jìn)行Spice仿真，如圖2所示。從圖2中可以看出，低頻時(shí)的PSRR只能達(dá)到47.6dB，遠(yuǎn)遠(yuǎn)不能達(dá)到LDO 線性穩(wěn)壓器的性能要求。從(2)式可以看出，減小M1、M4的輸出導(dǎo)納，可以提高低頻時(shí)的PSRR，減小M1、M4的寄生電容，即減小MOS管的尺寸，可以提高高頻時(shí)的PSRR。

　　圖2　基本放大器的PSRR

[$page]　　采用共源共柵結(jié)構(gòu)，可以將輸出導(dǎo)納go減小至原來的go2/(gm2+gmb2)倍。圖3是本文設(shè)計(jì)的一種應(yīng)用于LDO線性穩(wěn)壓器的差分共源共柵OTA結(jié)構(gòu)。它采用兩級(jí)放大，第一級(jí)(M1～M8)采用共源共柵結(jié)構(gòu)提高PSRR，第二級(jí)(M10、M11)為反相器結(jié)構(gòu)。

　　圖3　一種共源共柵差分放大器電路

　　按照文獻(xiàn)[1]介紹的方法，對(duì)于圖3的放大器結(jié)構(gòu)，在低頻

　　式中，go1，3≈go2，4。

　　gox，y為共源共柵輸出端的輸出導(dǎo)納，如前所述gox，y≈goxgoy/(gmy+gmby)。

　　在高頻，由于各個(gè)MOS管的寄生電容的影響，各級(jí)的輸出阻抗變小，從而使高頻時(shí)的PSRR減小。考慮這些寄生電容的影響，則

　　從(7)式可知，影響高頻時(shí)PSRR性能的主要是輸出端的M10，因此，在設(shè)計(jì)放大器時(shí)，應(yīng)盡量減小M10的尺寸。

[$page]　　對(duì)圖3的電路結(jié)構(gòu)進(jìn)行PSRR的Spice仿真，如圖4所示。從圖4中可以看到，在頻率小于1kHz時(shí)，該放大器的PSRR值高達(dá)119dB。因此，該放大器滿足LDO線性穩(wěn)壓器的性能要求。